• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種用於液晶顯示面板之測試方法，包含下列步驟：提供一短路桿波形編輯順序，其中短路桿波形編輯順序在時間T1、T2時使第一閘線送出開啟電壓且第二及第三閘線送出關閉電壓；以及短路桿波形編輯順序在時間T1、T2時使第一及第二資料線分別送出第一電壓V1及第二電壓V2，第一臨界電壓Vth1>第一電壓V1>共同電壓Vcom>第二電壓V2>第二臨界電壓Vth2；藉此第一閘線與第一及第二資料線所定義之畫素被點亮。
    公开号:TW201316308A
    申请号:TW100136088
    申请日:2011-10-05
    公开日:2013-04-16
    发明作者:Tai-Fu Lu
    申请人:Hannstar Display Corp；
    IPC主号:G09G3-00
    专利说明:
    用於三閘型畫素結構之面板測試方法及液晶顯示面板
    本發明係有關於一種用於三閘型畫素結構之面板測試方法，特別是有關於一種使用短路桿檢測之液晶顯示面板。
    液晶顯示面板的製造包含陣列(array)製程、面板(cell)製程及模組(module)製程，每一製程結束後會進行測試以排除不良品。
    請參考圖1，其顯示先前技術之液晶顯示面板10之平面示意圖。面板檢測之測試墊60設置於液晶顯示面板10之非顯示區內。當面板檢測使用短路桿(shorting bar)檢測時，將奇數條閘線Godd及偶數條閘線Geven(亦即掃描線)的訊號分開，並將紅色資料線DR、綠色資料線DG及藍色資料線DB的訊號也要分開。第一短路桿61電性連接於紅色資料線DR，第二短路桿62電性連接於綠色資料線DG，第三短路桿63電性連接於藍色資料線DB，第四短路桿64電性連接於奇數條閘線Godd，第五短路桿65電性連接於偶數條閘線Geven(亦即掃描線)。
    目前利用短路桿(shorting bar)的面板測試使用的測試墊60分別對應有閘線Godd、Geven、資料線DR、DG、DB及共同電壓Vcom。在共同電壓Vcom為5V前提下，若要點亮紅色R畫素(如圖2所示)，則短路桿波形編輯順序如下(如圖3所示)。舉例而言，當閘線Geven及Godd開啟時(例如電壓17V為開啟，電壓-8V為關閉)，若資料線DR送出電壓5.1及4.9V，則R畫素點亮(R pixel turn on)；資料線DG及DB送出電壓10及0V，則G及B畫素反黑(G及B pixel turn off)。
    同理，在共同電壓Vcom為5V前提下，若要點亮綠色G畫素(如圖4所示)，則短路桿波形編輯順序如下(如圖5所示)。舉例而言，當閘線Geven及Godd開啟時(例如電壓17V為開啟，電壓-8V為關閉)，若資料線DG送出5.1及4.9V，則G畫素點亮(G pixel turn on)；資料線DR及DB送出10及0V，則R及B畫素反黑(R及B pixel turn off)。
    同理，在共同電壓Vcom為5V前提下，若要點亮紅色B畫素(如圖6所示)，則短路桿波形編輯順序如下(如圖7所示)。舉例而言，當閘線Geven及Godd開啟時(例如電壓17V為開啟，電壓-8V為關閉)，若資料線DB送出5.1及4.9V，則B畫素點亮(B pixel turn on)；資料線DR及DG送出10及0V，則R及G畫素反黑(R及G pixel turn off)。
    上述面板測試方法及其短路桿之波形編輯順序主要是應用於具有單閘型(single-gate)畫素結構之薄膜電晶體(Thin Film Transistor；TFT)液晶顯示器。然而，上述面板測試方法及其短路桿之波形編輯順序無法應用於三閘型(tri-gate)畫素結構之薄膜電晶體液晶顯示器，其原因在於單閘型畫素結構使用資料線(data line)DR、DG及DB控制紅/綠/藍(R/G/B)畫素，但是三閘型畫素結構卻變更設計使用閘線(gate line) GR、GG及GB驅動紅/綠/藍(R/G/B)畫素。若三閘型畫素結構面板測試也使用短路桿(shorting bar)測試，則用於單閘型畫素結構之短路桿波形編輯順序則無法依序分別點亮紅/綠/藍(R/G/B)畫素。舉例而言，當閘線GR及GG同時開啟(turn on)時，若資料線Deven送出5.1及4.9V電壓，則R及G畫素會同時點亮(R及G pixel turn on)，如圖8所示。
    因此，便有需要提供一種用於三閘型(tri-gate)畫素結構之面板測試方法，能夠解決前述的問題。
    本發明提供一種用於液晶顯示面板之測試方法，該液晶顯示面板包含複數條第一、第二及第三閘線、複數條第一及第二資料線、一第一閘線短路桿、一第二閘線短路桿、一第三閘線短路桿、一第一資料線短路桿及一第二資料線短路桿，該些第一、第二及第三閘線依序週期排列並分別電性連接或電性耦接於該第一、第二及第三閘線短路桿，該些第一及第二資料線依序週期排列並分別電性連接或電性耦接於該第一及第二資料線短路桿，該液晶顯示面板具有一共同電壓Vcom、一第一臨界電壓Vth1及一第二臨界電壓Vth2，該測試方法包含下列步驟：提供一第一種短路桿波形編輯順序，其中第一種短路桿波形編輯順序在第一及第二時間T1、T2時使該些第一閘線送出開啟電壓且該些第二及第三閘線送出關閉電壓，第一種短路桿波形編輯順序在第一及第二時間T1、T2時使該些第一及第二資料線分別送出一第一電壓V1及一第二電壓V2，其中Vth1>V1>Vcom>V2>Vth2，藉此該些第一閘線與該些第一及第二資料線所定義之畫素被點亮；提供一第二種短路桿波形編輯順序，其中第二種短路桿波形編輯順序在時間第一及第二T1、T2時使該第二閘線送出開啟電壓且第一及第三閘線送出關閉電壓，第二種短路桿波形編輯順序在第一及第二時間T1、T2時使該第一及第二資料線分別送出第一電壓V1及第二電壓V2，其中Vth1>V1>Vcom>V2>Vth2，藉此該些第二閘線與該第一及第二資料線所定義之畫素被點亮；以及提供一第三種短路桿波形編輯順序，其中第三種短路桿波形編輯順序在第一及第二時間T1、T2時使該第三閘線送出開啟電壓且第一及第二閘線送出關閉電壓，第三種短路桿波形編輯順序在第一及第二時間T1、T2時使該第一及第二資料線分別送出第一電壓V1及第二電壓V2，其中Vth1>V1>Vcom>V2>Vth2，藉此該些第三閘線與該第一及第二資料線所定義之畫素被點亮。
    所有閘線根據其欲顯示之顏色而分成R、G、B三組，並個別地電性連接或電性耦接至三條閘線短路桿；而所有資料線根據奇數及偶數而分成odd、even二組，並個別地電性連接或電性耦接至二條資料線短路桿。在進行面板測試時，對閘線的三條閘線短路桿輸入不同訊號，並同步對資料線的二條資料線短路桿的輸入相同訊號，藉此可有效檢測R、G、B顏色之缺陷。
    為了讓本發明之上述和其他目的、特徵、和優點能更明顯，下文將配合所附圖示，作詳細說明如下。
    請參考圖9，其顯示本發明之一實施例之用於三閘型畫素結構的液晶顯示面板110之平面示意圖。以解析度n*m為例，三閘型畫素結構的液晶顯示面板110具有m*3條閘線(掃瞄線)G 1~G 3m，以及n條資料線D 1~D n。如第1圖所示，閘線G 1~G 3m與資料線D 1~D n定義出3*m*n個子畫素。子畫素為紅色子畫素(Red,R)、綠色子畫素(Green,G)以及藍色子畫素(Blue,B)。閘線G 1~G 3m電性連接於閘極驅動晶片模組112，而資料線D 1~D n電性連接於源極驅動晶片模組114。在解析度n*m下，液晶顯示面板110之閘線與資料線的數目分別為3m條與n條，而單閘型畫素結構的液晶顯示器之閘線與資料線數目為m條與3n條。換言之，在相同的解析度下，相較於單閘型畫素結構之液晶顯示器，三閘型畫素結構的液晶顯示面板110的閘線數目增加為三倍，而資料線數目則縮減為三分之一。也就是說，液晶顯示面板110使用較多的閘極驅動晶片與較少的源極驅動晶片。由於閘極驅動晶片之成本與耗電量均較源極驅動晶片低，因此採用三閘型畫素結構之液晶顯示面板可降低成本及耗電量。
    液晶顯示面板110包含排列為陣列的多個畫素單元，各個畫素單元至少包括閘線G 1~G 3m、資料線D 1~D n、薄膜電晶體、液晶電容以及儲存電容。薄膜電晶體是用來作為畫素單元的開關元件，而閘線與資料線則是用來提供其所選定之畫素單元適當的操作電壓，以分別驅動各個畫素單元而顯示影像。此外，液晶電容是由一畫素電極(pixel electrode)、一共用電極(common electrode)及兩電極之間的液晶層所構成，且當施加電壓於畫素電極與共用電極時，液晶層中的液晶分子會依電場方向及大小重新排列，而使透過液晶顯示面板的光線呈現不同的亮度階調。臨界電壓Vth(threshold voltage)定義為恰使液晶轉動之施加電壓。另外，儲存電容是用以在施加於畫素電極上之電壓被關閉後，提供維持液晶分子傾倒方向所需的電壓。
    在驅動液晶顯示面板的過程中，若長時間將液晶分子維持在一固定電場中，其特性會被破壞，而無法相對於電場的變化來轉動。因此，每隔一段時間即必須改變液晶分子所處之電場大小。但若某畫素單元需要長時間顯示同一階調，則可以正、負極性交替的方式，以便於在不改變電場大小的情況下，改變電場方向，進而避免液晶分子的特性遭到破壞。在時間T1時，畫素電極上的電壓訊號為正極性，且畫素電極與共用電極之間的電壓差是△V1。在時間T2時，畫素電極上的電壓訊號為負極性，且畫素電極與共用電極之間的電壓差是△V2。若此畫素在時間T1與時間T2所欲顯示的階調相同，則電壓差△V1與△V2的絕對值必須相等。
    請參考圖10，閘線G 1~G 3m可分成紅色閘線GR、綠色閘線GG及藍色閘線GB橫向延伸配置，並縱向依序週期排列，且資料線D 1~D n可分成資料線Dodd及資料線Deven縱向延伸配置，並橫向依序週期排列。面板檢測之複數個測試墊160(例如分別對應有資料線Dodd、Deven、閘線GR、GG、GB、資料線開關DSW、閘線開關GSW及共同電壓Vcom)設置於液晶顯示面板110之非顯示區內。當面板檢測使用短路桿(shorting bar)檢測時，將紅色閘線GR、綠色閘線GG及藍色閘線GB(亦即掃描線)的訊號分開，並將奇數條資料線Dodd及偶數條資料線Deven的訊號也要分開。資料線短路桿161電性連接於奇數條資料線Dodd及Dodd測試墊60，資料線短路桿162電性連接於偶數條資料線Dodd測試墊60，閘線短路桿163電性連接於紅色閘線GR及GR測試墊60，閘線短路桿164電性連接於綠色閘線GG及GG測試墊160，閘線短路桿165電性連接於藍色閘線GB及GB測試墊160。液晶顯示面板110進行面板檢測時，由測試墊160輸入測試訊號，該測試訊號由上述短路桿傳輸至上述閘線及資料線。
    在面板檢測時，可設置一開關電路，用以選擇性將上述短路桿電性耦接或電性隔離於上述閘線及資料線。在本實施例中，開關電路包含一第一組開關171(亦即資料線開關DSW)及一第二組開關172(亦即閘線開關GSW)，第一組開關171之控制端電性連接於測試墊160，第二組開關172之控制端電性連接於測試墊160。該開關電路只有在進行面板檢測時開啟(switch on)。在一替代實施例中，在面板檢測時，沒有設置開關電路，而是上述短路桿直接電性連接上述閘線及資料線。
    本實施例利用短路桿的面板測試使用的測試墊分別對應有資料線Dodd、Deven、閘線GR、GG、GB、資料線開關DSW、閘線開關GSW及共同電壓Vcom。在共同電壓Vcom為5V前提下，若要點亮紅色R畫素(如圖11所示)，則短路桿波形編輯順序如圖12所示。當在時間為T1、T2，使閘線GR送出開啟電壓且閘線GG及GB送出關閉電壓時(例如開啟電壓為17V，關閉電壓為-8V)，若使資料線Dodd及Deven在時間T1、T2時分別送出第一電壓V1及第二電壓V2(例如第一臨界電壓Vth1>V1>Vcom>V2>第二臨界電壓Vth2)，則全部閘線GR與資料線Dodd及Deven所定義之R畫素被點亮(R pixel turn on)。舉例而言，當時間為T1、T2，使閘線GR送出開啟電壓且閘線GG及GB送出關閉電壓時(例如開啟電壓為17V，關閉電壓為-8V)，若使資料線Dodd及Deven在時間T1、T2時分別送出5.1及4.9V，則全部閘線GR與資料線Dodd及Deven所定義之R畫素被點亮(R pixel turn on)。
    同理，在共同電壓Vcom為5V前提下，若要點亮綠色G畫素(如圖13所示)，則短路桿波形編輯順序如圖14所示。舉例而言，當時間為T1、T2，使閘線GG送出開啟電壓且閘線GR及GB送出關閉電壓時(例如開啟電壓為17V，關閉電壓為-8V)，若使資料線Dodd及Deven在時間T1、T2時分別送出5.1及4.9V，則全部閘線GG與資料線Dodd及Deven所定義之G畫素被點亮(G pixel turn on)。
    同理，在共同電壓Vcom為5V前提下，若要點亮藍色B畫素(如圖15所示)，則短路桿波形編輯順序如圖16所示。舉例而言，當時間為T1、T2，使閘線GB送出開啟電壓且閘線GR及GG送出關閉電壓時(例如開啟電壓為17V，關閉電壓為-8V)，若使資料線Dodd及Deven在時間T1、T2時分別送出5.1及4.9V，則全部閘線GB與資料線Dodd及Deven所定義之B畫素被點亮(B pixel turn on)。
    所有閘線根據其欲顯示之顏色而分成R、G、B三組，並各別地連接至三條閘線短路桿；而所有資料線根據奇數及偶數而分成odd、even二組，並各別地連接至二條資料線短路桿。在進行面板測試時，對閘線的三條閘線短路桿輸入不同訊號，並同步對資料線的二條資料線短路桿的輸入相同訊號，藉此可有效檢測R、G、B顏色之缺陷。
    在另一實施例中，在共同電壓Vcom為5V前提下，若在時間為T1、T2時要點亮紅色R畫素(如圖11所示)，則短路桿波形編輯順序亦可如圖17所示，但是在時間T3、T4時會短暫地出現全黑畫素(如圖18所示)。當時間為T1、T2，使閘線GR送出開啟電壓且閘線GG及GB送出關閉電壓時(例如開啟電壓為17V，關閉電壓為-8V)，若使資料線Dodd及Deven在時間T1、T2時分別送出第一電壓V1及第二電壓V2(例如第一臨界電壓Vth1>V1>Vcom>V2>第二臨界電壓Vth2)，則全部閘線GR與資料線Dodd及Deven所定義之R畫素被點亮(R pixel turn on)。當時間為T3、T4，使閘線GR送出關閉電壓且閘線GG及GB送出開啟電壓時(例如開啟電壓為17V，關閉電壓為-8V)，若使資料線Dodd及Deven在時間T3、T4時分別送出第三電壓V3及第四電壓V4(例如V3>第一臨界電壓Vth1>Vcom>第二臨界電壓Vth2>V4)，則全部閘線GG及GB與資料線Dodd及Deven所定義之G及B畫素反黑(R pixel turn off)。舉例而言，在時間T1、T2時，共同電壓Vcom為5V及資料線Dodd及Deven之第一及第二電壓V1、V2為5.1V及4.9V，使R畫素點亮，此時R畫素之液晶可得到轉動；在時間為T3、T4時，共同電壓Vcom為5V及資料線Dodd及Deven之第三及第四電壓V3、V4為10V及0V，使G及B畫素反黑，此時G及B畫素之液晶亦可得到轉動，如在整個測試時間T1~T4時R、G及B畫素之液晶皆可得到轉動。
    同理，在Vcom電壓為5V前提下，若要點亮綠色G畫素(如圖13所示)，則短路桿波形編輯順序亦可如圖19所示，但是在時間為T3、T4時會短暫地出現全黑畫素(如圖18所示)。舉例而言，當時間為T1、T2，使閘線GG送出開啟電壓且閘線GR及GB送出關閉電壓時(例如開啟電壓為17V，關閉電壓為-8V)，共同電壓Vcom為5V及資料線Dodd及Deven之第一及第二電壓V1、V2為5.1V及4.9V，使G畫素點亮，此時G畫素之液晶可得到轉動；當時間為T3、T4時，共同電壓Vcom為5V及資料線Dodd及Deven之第三及第四電壓V3、V4為10V及0V，使R及B畫素反黑，此時R及B畫素之液晶亦可得到轉動，如在整個測試時間T1~T4時R、G及B畫素之液晶皆可得到轉動。
    同理，在共同電壓Vcom為5V前提下，若要點亮藍色B畫素(如圖15所示)，則短路桿波形編輯順序亦可如圖20所示，但是在時間為T3、T4時會短暫地出現全黑畫素(如圖18所示)。舉例而言，當時間為T1、T2，使閘線GB送出開啟電壓且閘線GR及GG送出關閉電壓時(例如電壓開啟電壓為17V，關閉電壓為-8V)，共同電壓Vcom為5V及資料線Dodd及Deven之第一及第二電壓V1、V2為5.1V及4.9V，使B畫素點亮，此時B畫素之液晶可得到轉動；當時間為T3、T4時，共同電壓Vcom為5V及資料線Dodd及Deven之第三及第四電壓V3、V4為10V及0V，使R及G畫素反黑，此時R及G畫素之液晶亦可得到轉動，如在整個測試時間T1~T4時R、G及B畫素之液晶皆可得到轉動。
    請參考圖21，面板檢測完成後，再藉由第一及第二開關電路171、172而使資料線短路桿161電性隔離於奇數條資料線Dodd，資料線短路桿162電性隔離於偶數條資料線Deven，閘線短路桿163電性隔離於紅色閘線GR，閘線短路桿164電性隔離於綠色閘線GG，閘線短路桿165電性隔離於藍色閘線GB。第一及第二開關電路171、172進行電性隔離之動作後，即可進行後續製程。
    或者，在一替代實施例中，請再參考圖21，若沒有設置第一及第二開關電路171、172，則面板檢測完成後，再藉由例如雷射製程而將閘線GR、GG、GB與閘線短路桿163、164、165之間的切割區150切斷，並將資料線Dodd、Deven與資料線短路桿161、162之間的切割區151切斷。切割區150、151切斷後，可使資料線短路桿161電性隔離於奇數條資料線Dodd，資料線短路桿162電性隔離於偶數條資料線Deven；切割區151切斷後，可使閘線短路桿163電性隔離於紅色閘線GR，閘線短路桿164電性隔離於綠色閘線GG，閘線短路桿165電性隔離於藍色閘線GB。切割區150、151切斷後，即可進行後續製程。
    綜上所述，乃僅記載本發明為呈現解決問題所採用的技術手段之實施方式或實施例而已，並非用來限定本發明專利實施之範圍。即凡與本發明專利申請範圍文義相符，或依本發明專利範圍所做的均等變化與修飾，皆為本發明專利範圍所涵蓋。
    10．．．液晶顯示面板
    60．．．測試墊
    61．．．短路桿
    62．．．短路桿
    63．．．短路桿
    64．．．短路桿
    65．．．短路桿
    110．．．液晶顯示面板
    112．．．閘極驅動晶片模組
    114．．．源極驅動晶片模組
    150．．．切割區
    151．．．切割區
    160．．．測試墊
    161．．．短路桿
    162．．．短路桿
    163．．．短路桿
    164．．．短路桿
    165．．．短路桿
    171．．．開關
    172．．．開關
    DR．．．資料線
    DG．．．資料線
    DB．．．資料線
    D 1~D n．．．資料線
    Dodd．．．資料線
    Deven．．．資料線
    DSW．．．資料線開關
    Godd．．．閘線
    Geven．．．閘線
    G 1~G 3m．．．閘線
    GR．．．閘線
    GG．．．閘線
    GB．．．閘線
    GSW．．．閘線開關
    T1．．．時間
    T2．．．時間
    T3．．．時間
    T4．．．時間
    V1．．．電壓
    V2．．．電壓
    V3．．．電壓
    V4．．．電壓
    Vth1．．．臨界電壓
    Vth2．．．臨界電壓
    Vcom．．．共同電壓
    圖1為先前技術之用於單閘型(single-gate)畫素結構之液晶顯示面板之平面示意圖；
    圖2為先前技術之液晶顯示面板之紅色R畫素點亮之示意圖；
    圖3為先前技術之液晶顯示面板之紅色R畫素點亮之短路桿波形編輯順序圖；
    圖4為先前技術之液晶顯示面板之綠色G畫素點亮之示意圖；
    圖5為先前技術之液晶顯示面板之綠色G畫素點亮之短路桿波形編輯順序圖；
    圖6為先前技術之液晶顯示面板之藍色B畫素點亮之示意圖；
    圖7為先前技術之液晶顯示面板之藍色B畫素點亮之短路桿波形編輯順序圖；
    圖8為先前技術之用於三閘型(tri-gate)畫素結構之液晶顯示面板之紅R/綠G畫素點亮之示意圖；
    圖9為本發明之一實施例之用於三閘型畫素結構之液晶顯示面板之平面示意圖；
    圖10為本發明之該實施例之用於三閘型畫素結構之液晶顯示面板之平面示意圖，其顯示測試墊經由短路桿電性連接至閘線及資料線；
    圖11為本發明之該實施例之液晶顯示面板之在時間為T1、T2時之紅色R畫素點亮之示意圖；
    圖12為本發明之該實施例之液晶顯示面板之紅色R畫素點亮之短路桿波形編輯順序圖；
    圖13為本發明之該實施例之液晶顯示面板之在時間為T1、T2時之綠色G畫素點亮之示意圖；
    圖14為本發明之該實施例之液晶顯示面板之綠色G畫素點亮之短路桿波形編輯順序圖；
    圖15為本發明之該實施例之液晶顯示面板之在時間為T1、T2時之藍色B畫素點亮之示意圖；
    圖16為本發明之該實施例之液晶顯示面板之藍色B畫素點亮之短路桿波形編輯順序圖；
    圖17為本發明之另一實施例之液晶顯示面板之紅色R畫素點亮之短路桿波形編輯順序圖；
    圖18為本發明之另一實施例之液晶顯示面板之在時間為T3、T4時之綠色G及藍色B畫素反黑之示意圖；
    圖19為本發明之另一實施例之液晶顯示面板之綠色G畫素點亮之短路桿波形編輯順序圖；
    圖20為本發明之另一實施例之液晶顯示面板之藍色B畫素點亮之短路桿波形編輯順序圖；以及
    圖21為本發明之該實施例之用於三閘型畫素結構之液晶顯示面板之平面示意圖，其顯示面板檢測完成後，再以雷射將閘線及資料線之切割區切斷。
    110．．．液晶顯示面板
    160．．．測試墊
    161．．．短路桿
    162．．．短路桿
    163．．．短路桿
    164．．．短路桿
    165．．．短路桿
    171．．．開關
    172．．．開關
    Dodd．．．資料線
    Deven．．．資料線
    GR．．．閘線
    GG．．．閘線
    GB．．．閘線
    权利要求:
    Claims (16)
    [1] 一種用於液晶顯示面板之測試方法，該液晶顯示面板包含複數條第一、第二及第三閘線、複數條第一及第二資料線、一第一閘線短路桿、一第二閘線短路桿、一第三閘線短路桿、一第一資料線短路桿及一第二資料線短路桿，該些第一、第二及第三閘線依序週期排列並分別電性連接或電性耦接於該第一、第二及第三閘線短路桿，該些第一及第二資料線依序週期排列並分別電性連接或電性耦接於該第一及第二資料線短路桿，該液晶顯示面板具有一共同電壓Vcom、一第一臨界電壓Vth1及一第二臨界電壓Vth2，該測試方法包含下列步驟：提供一第一種短路桿波形編輯順序，其中：該第一種波形編輯順序在時間第一及第二T1、T2時使該些第一閘線送出開啟電壓且該些第二及第三閘線送出關閉電壓；以及該第一種波形編輯順序亦在第一及第二時間T1、T2時使該些第一及第二資料線分別送出一第一電壓V1及一第二電壓V2，其中Vth1>V1>Vcom>V2>Vth2；藉此該些第一閘線與該些第一及第二資料線所定義之畫素被點亮。
    [2] 如申請專利範圍第1項所述測試方法，另包含下列步驟：提供一第二種短路桿波形編輯順序，其中：該第二種短路桿波形編輯順序在第一及第二時間T1、T2時使該第二閘線送出開啟電壓且第一及第三閘線送出關閉電壓；以及該第二種短路桿波形編輯順序亦在第一及第二時間T1、T2時使該第一及第二資料線分別送出第一電壓V1及第二電壓V2，其中Vth1>V1>Vcom>V2>Vth2；藉此該些第二閘線與該第一及第二資料線所定義之畫素被點亮。
    [3] 如申請專利範圍第2項所述測試方法，另包含下列步驟：提供一第三種短路桿波形編輯順序，其中：該第三種短路桿波形編輯順序在第一及第二時間T1、T2時使該第三閘線送出開啟電壓且第一及第二閘線送出關閉電壓；以及該第三種短路桿波形編輯順序亦在第一及第二時間T1、T2時使該第一及第二資料線分別送出第一電壓V1及第二電壓V2，其中Vth1>V1>Vcom>V2>Vth2；藉此該些第三閘線與該第一及第二資料線所定義之畫素被點亮。
    [4] 如申請專利範圍第3項所述測試方法，其中該第一、第二及第三閘線分別為紅色閘線、綠色閘線及藍色閘線，該第一及第二資料線分別為奇數條資料線及偶數條資料線。
    [5] 如申請專利範圍第4項所述測試方法，其中該開啟電壓為17V，關閉電壓為-8V，Vcom為5V，且V1、V2分別為5.1V及4.9V。
    [6] 如申請專利範圍第3項所述測試方法，其中在該第一種短路桿波形編輯順序中，在第三及第四時間T3、T4時使該第一閘線送出關閉電壓且第二及第三閘線送出開啟電壓，在時間T3、T4時使該第一及第二資料線分別送出一第三電壓V3及一第四電壓V4，其中V3>Vth1>Vcom>Vth2>V4，藉此全部第二及第三閘線與該第一及第二資料線所定義之畫素反黑。
    [7] 如申請專利範圍第6項所述測試方法，其中在該第二種短路桿波形編輯順序中，在時間第三及第四T3、T4時使該第二閘線送出關閉電壓且第一及第三閘線送出開啟電壓，在時間T3、T4時使該第一及第二資料線分別送出一第三電壓V3及一第四電壓V4，其中V3>Vth1>Vcom>Vth2>V4，藉此全部第一及第三閘線與該第一及第二資料線所定義之畫素反黑。
    [8] 如申請專利範圍第7項所述測試方法，其中在該第三種短路桿波形編輯順序中，在第三及第四時間T3、T4時使該第三閘線送出關閉電壓且第一及第二閘線送出開啟電壓，在時間T3、T4時使該第一及第二資料線分別送出一第三電壓V3及一第四電壓V4，其中V3>Vth1>Vcom>Vth2>V4，藉此全部第一及第二閘線與該第一及第二資料線所定義之畫素反黑。
    [9] 如申請專利範圍第8項所述測試方法，其中該第一、第二及第三閘線分別為紅色閘線、綠色閘線及藍色閘線，該第一及第二資料線分別為奇數條資料線及偶數條資料線。
    [10] 如申請專利範圍第9項所述測試方法，其中該開啟電壓為17V，關閉電壓為-8V，共同電壓Vcom為5V，第一及第二電壓V1、V2分別為5.1V及4.9V，且第三及第四電壓V3、V4分別為10V及0V。
    [11] 如申請專利範圍第1項所述測試方法，其中該液晶顯示面板另包含複數個測試墊設置於該液晶顯示面板之一非顯示區內，並分別電性連接於該第一、第二及第三閘線短路桿、及該第一及第二資料線短路桿，藉此進行面板檢測時，由該測試墊輸入一測試訊號，該測試訊號由該第一、第二及第三閘線短路桿、及該第一及第二資料線短路桿至該閘線及資料線。
    [12] 如申請專利範圍第1項所述測試方法，其中該液晶顯示面板另包含一開關電路，該開關電路包含一第一組開關及一第二組開關，該第一組開關用以選擇性將該些第一、第二及第三閘線分別電性耦接或電性隔離於該第一、第二及第三閘線短路桿，該第二組開關用以選擇性將該些第一及第二資料線分別電性耦接或電性隔離於該第一及第二資料線短路桿。
    [13] 一種液晶顯示面板，包含：複數條第一、第二及第三閘線，橫向延伸配置，並縱向依序週期排列；複數條第一及第二資料線，縱向延伸配置，並橫向依序週期排列；一第一閘線短路桿、一第二閘線短路桿、一第三閘線短路桿及一第一切割區或一第一組開關，其中該第一切割區或第一組開關位於該些第一、第二及第三閘線與該第一、第二及第三閘線短路桿之間，用以使該些第一、第二及第三閘線分別電性隔離於該第一、第二及第三閘線短路桿；以及一第一資料線短路桿、一第二資料線短路桿及一第二切割區或一第二組開關，其中該第二切割區或第二組開關位於該些第一及第二資料線與該第一及第二資料線短路桿之間，用以使該些第一及第二資料線分別電性隔離於該第一及第二資料線短路桿。
    [14] 如申請專利範圍第13項所述液晶顯示面板，另包含複數個測試墊設置於該液晶顯示面板之一非顯示區內，並分別電性連接於該第一、第二及第三閘線短路桿、及該第一及第二資料線短路桿。
    [15] 如申請專利範圍第14項所述液晶顯示面板，其中該測試墊包含第一、第二及第三閘線測試墊、第一及第二資料線測試墊及一共同電壓測試墊。
    [16] 如申請專利範圍第15項所述液晶顯示面板，其中該第一、第二及第三閘線分別為紅色閘線、綠色閘線及藍色閘線，該第一及第二資料線分別為奇數條資料線及偶數條資料線。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI444959B|2014-07-11|用於三閘型畫素結構之面板測試方法
    US7425942B2|2008-09-16|Liquid crystal display apparatus and driving method thereof
    KR101018755B1|2011-03-04|액정 표시 장치
    TWI433104B|2014-04-01|雙閘線單元面板之測試線路及雙閘線單元面板之色彩顯示方法
    KR101127593B1|2012-03-23|액정 표시 장치
    JP2008268867A|2008-11-06|液晶表示装置及びその駆動方法
    CN103996383A|2014-08-20|显示设备
    US20130222216A1|2013-08-29|Display apparatus and method of driving the same
    CN101216650A|2008-07-09|液晶显示装置阵列基板及驱动方法
    CN101216649A|2008-07-09|液晶显示装置阵列基板及驱动方法
    CN101221337A|2008-07-16|液晶显示装置阵列基板及驱动方法
    KR101992910B1|2019-06-25|액정 표시패널 및 그 검사 시스템
    JP2008033316A|2008-02-14|表示装置の駆動装置及びこれを有する表示装置
    CN104090438A|2014-10-08|阵列基板、显示装置及其驱动方法
    WO2014194539A1|2014-12-11|显示面板的测试线路及其测试方法
    US20140104260A1|2014-04-17|Driving device and display device and method for driving display panel
    WO2013054724A1|2013-04-18|表示装置およびその駆動方法
    CN109658893B|2021-05-28|显示面板的驱动方法、驱动装置及显示设备
    TWI433094B|2014-04-01|可完全點反轉之薄膜電晶體陣列及其液晶顯示面板
    JP2010113247A|2010-05-20|液晶表示装置
    KR20090046130A|2009-05-11|액정패널의 점등검사장비
    US10002579B2|2018-06-19|Display device
    JP2018185415A|2018-11-22|電気光学装置、電子機器、および電気光学装置用基板の検査方法
    KR102056276B1|2019-12-16|점등 검사 장치 및 방법
    JP2017138393A|2017-08-10|液晶表示装置及びその検査方法
    同族专利:
    公开号 | 公开日
    TWI444959B|2014-07-11|
    CN103033955A|2013-04-10|
    CN103033955B|2015-04-22|
    US9087475B2|2015-07-21|
    US20130088679A1|2013-04-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI547933B|2014-11-27|2016-09-01|友達光電股份有限公司|液晶顯示器及其測試電路|
    TWI647682B|2017-09-07|2019-01-11|友達光電股份有限公司|檢測方法及顯示面板|US6734925B1|1998-12-07|2004-05-11|Samsung Electronics Co., Ltd.|Multiple testing bars for testing liquid crystal display and method thereof|
    TW527513B|2000-03-06|2003-04-11|Hitachi Ltd|Liquid crystal display device and manufacturing method thereof|
    TWI229199B|2004-01-02|2005-03-11|Au Optronics Corp|Testing apparatus of flat display|
    TWM265639U|2004-11-23|2005-05-21|Wintek Corp|A separated ESD circuit layout structure|
    TWI312087B|2005-08-26|2009-07-11|Au Optronics Corporatio|Test circuit for flat panel display device|
    US7714589B2|2005-11-15|2010-05-11|Photon Dynamics, Inc.|Array test using the shorting bar and high frequency clock signal for the inspection of TFT-LCD with integrated driver IC|
    JP2008015366A|2006-07-07|2008-01-24|Toshiba Matsushita Display Technology Co Ltd|表示装置および表示装置の検査方法|
    TWI409769B|2008-03-20|2013-09-21|Innolux Corp|液晶顯示面板及其驅動方法|
    JP2010033038A|2008-06-30|2010-02-12|Nec Electronics Corp|表示パネル駆動方法及び表示装置|
    TW201020609A|2008-11-26|2010-06-01|Chunghwa Picture Tubes Ltd|LCD panel having shared shorting bars for array test and panel test|
    TWI387770B|2009-01-05|2013-03-01|Chunghwa Picture Tubes Ltd|檢測顯示面板之方法|
    KR101305379B1|2009-07-21|2013-09-06|엘지디스플레이 주식회사|씨오지 타입 액정표시장치 및 이의 검사방법|CN102841464B|2012-08-23|2015-03-11|深圳市华星光电技术有限公司|液晶光配向施加电压电路及液晶光配向面板|
    CN103345089B|2013-06-28|2015-11-25|深圳市华星光电技术有限公司|液晶配向控制系统及方法|
    KR102105369B1|2013-09-25|2020-04-29|삼성디스플레이 주식회사|표시 기판용 모기판, 이의 어레이 검사 방법 및 표시 기판|
    KR20150066018A|2013-12-05|2015-06-16|주식회사 이엘피|Ａｍｏｌｅｄ 패널 검사를 위한 표시 패널 검사 장치 및 그 방법|
    CN103995370B|2014-05-29|2016-01-13|深圳市华星光电技术有限公司|一种检测端子的走线装置及液晶显示器|
    CN104218042B|2014-09-02|2017-06-09|合肥鑫晟光电科技有限公司|一种阵列基板及其制备方法、显示装置|
    US9263477B1|2014-10-20|2016-02-16|Shenzhen China Star Optoelectronics Technology Co., Ltd.|Tri-gate display panel|
    CN104280909A|2014-10-28|2015-01-14|合肥京东方光电科技有限公司|一种显示面板颜色不良的检测方法|
    EP3040764B1|2014-12-31|2018-06-06|LG Display Co., Ltd.|In-cell touch liquid crystal display apparatus|
    CN105182644B|2015-09-24|2018-07-06|深超光电（深圳）有限公司|薄膜晶体管阵列基板、显示面板及显示面板的检测方法|
    CN105469731A|2016-01-28|2016-04-06|京东方科技集团股份有限公司|阵列基板、电学老化方法、显示装置及其制作方法|
    CN105676496B|2016-04-21|2018-12-07|深圳市华星光电技术有限公司|液晶显示面板及液晶显示装置|
    CN106054474B|2016-05-27|2019-05-03|深圳市华星光电技术有限公司|液晶显示面板及液晶显示面板线路监测方法|
    CN106200181A|2016-09-07|2016-12-07|深圳市华星光电技术有限公司|一种液晶显示面板测试线路及液晶显示面板|
    CN106782244B|2017-01-03|2020-11-13|京东方科技集团股份有限公司|触摸显示屏的测试方法和测试装置|
    CN113721787A|2017-05-10|2021-11-30|南京瀚宇彩欣科技有限责任公司|内嵌式触控显示装置及其测试方法和制作方法|
    CN106935167A|2017-05-19|2017-07-07|京东方科技集团股份有限公司|用于显示面板画面测试的装置及显示面板画面的测试方法|
    KR20190105187A|2018-03-02|2019-09-16|삼성디스플레이 주식회사|액정 표시 장치 및 이를 포함하는 전자 기기|
    CN108732835A|2018-05-29|2018-11-02|深圳市华星光电技术有限公司|阵列基板、液晶显示面板及液晶显示面板的光配向方法|
    CN110187531B|2019-05-29|2020-12-08|深圳市华星光电半导体显示技术有限公司|显示面板及其检测方式|
    CN110426568B|2019-07-08|2020-11-24|武汉华星光电半导体显示技术有限公司|显示面板|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100136088A|TWI444959B|2011-10-05|2011-10-05|用於三閘型畫素結構之面板測試方法|TW100136088A| TWI444959B|2011-10-05|2011-10-05|用於三閘型畫素結構之面板測試方法|
    CN201110375569.2A| CN103033955B|2011-10-05|2011-11-23|用于液晶显示面板的测试方法及液晶显示面板|
    US13/612,430| US9087475B2|2011-10-05|2012-09-12|Cell test method and liquid crystal display panel for a tri-gate type pixel structure|
    [返回顶部]